(19)日本国特許庁(JP)

# (n)公開特許公報 (A)

(11)特許出願公開委号

# 特開平8-125066

(41)公開日 平成8年(1996) 5月17日

(\$1) (n1, C1, \* HO1L 23/12

黨別記号 庁內整理番号

FΙ

技術表示應所

(全7頁)

23/28

A 6921-4E

HOIL 23/12

(21)出度委号

特願平6-284536

(22)出顧日

平成6年(1994)10月26日

(71)出願人 000002897

大日本印刷株式会社

審査請求 未請求 請求項の数4 FD

東京都新宿区市谷加賀町一丁目1番1号

(72) 発明者 八木 裕

東京都新宿区市谷加賀町一丁目1番1号

大日本印刷株式会社内

(72)発明者 森田 道彦

東京都新宿区市谷加賀町一丁自1番1号

大日本印刷株式会社内


(74)代理人 弁理士 小西 淳美


(S4)【発明の名称】樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法

## (\$7) [要約]

【目的】 更なる樹脂封止型半導体装置の高集積化、高 規能化が求められている中、半導体装置パッケージサイ ズにおけるデップの占有率を上げ、半導体装置の小型化 に対応させ、同時に従来のTSOP等の小型パッケージ に困難であった更なる多ピン化を実現した樹脂封止型半 等体装置を提供する。

【核成】 半導体素子の端子側の面に、半導体素子の端子の端子部と、半導体素子の端子部と、半導体素子の対象に結構するための内部端子部と、半導体を接近で、一方域の内部端子部と、前記内部が過子部と外部を発生のための外部端子部と、前記内部が過子部とができたが、前記を表示がある。 とき、絶縁接着が展を介して、固着して設けており、電極と、色縁接着が展を介して、固着して設けても外部を表示のの実際のの半田からなる外部は変からなる外部電極の一部は樹澤部より外部とも前記半田からなる外部電極の一部は樹澤部より外部には出させて設けている。





# 【特許請求の範囲】

【請求項1】 半導体素子の端子側の面に、半導体素子 の資子と電気的に結凝するための内部減予部と、半導体 集子の媒子 劇の面へ直交して外部へと向く外部回路への 接続のための外部端子部と、前記内部端子部と外部端子 部とを連結する接続リード郎とを一体としたリード部を 模数個、絶縁接着材層を介して、固着して設けており、 且つ、回路基板等への実装のための半田からなる外部電 極を前記複数の各リードの外部端子部に運結させ、少な くとも前記半田からなる外部電極の一部は樹脂郎より外 10 外部端子郎面に半田からなる外部電極を作製する工程. 部に霧出させて設けていることを特徴とする歯間封止型 半導体装置。

【請求項2】 請求項1において、半導体素子の端子は 半導体素子の媒子面の一対の辺の路中心部線上にそって 配置されており、リード郎は複数の端子を挟むように対 向し前記一対の辺に沿い設けられていることを特徴とす る樹脂封止型半導体装置。

【請求項3】 半導体素子の端子と電気的に結構するた めの内部端子部と、外部回路と接続するための外部編子 部と、前記内部選子部と外部端子部とを連結する接続り 20 ード邸とを一体とし、設外部端子部を、接続リード部を **介して、リードフレーム面から直交する一方向側に突出** きせ、対向し先端部同士で連結部を介して技統する一対 7)内部選予部を複数設けており、且つ、各外部端子部の 1例で、 接続 リード部と連結し、一体として全体を保持 「る外枠部を設けていることを特徴とするリードフレー

【請求項4】 半導体素子の端子側の面に、半導体素子 ) 端子と弯気的に結線するための内部端子部と、半導体 子の岩子側の面へ直交して外部へと向く外部回路への 30 疣のための外部端下部と、前記内部端于部と外部端子 とを連結する接続リード部とを一体とした複数のリー 88とを、絶縁接着材層を介して、固着して設けてお . 且つ. 回路基板等への実装のための半田からなる外 耄値を前記複数の各リードの外部導子部に連結させ. なくとも前記半田からなる外部電極の一部は鬱朦邸よ 外部に姦出させて設けている樹脂封止型半導体装置の き方法であって、少なくとも、(入)エッチング加工 て、半導体素子の端子と電気的に結構するための内部 产部と、外部回路と接続するための外部線子部と、前 40 チから多ピン化に対しても聴界が見えてきた。 ▽部選子部と外部選子部とを連結する技統リード部と - 体とし、放外部端子部を、接続リード部を介して、 - ドフレーム面から直交する一方向駅に突出させ、対 、先端部両土で連結部を介して接続する一対の内部端 『を複数設けでおり、且つ、各外部資子部の外側で、 !リード部と連結し、一体として全体を保持する外枠 ·設けているリードフレームを作製する工程、(B) :リードフレームの外部端子部側でない面(裏面)に :村を設け、打ち抜き金型により、対向する内部電子

けられた始縁材とを打ち抜き、リードフレームの打ち抜 かれた部分が半導体素子の親子部にくるようにして、前 記接着材を介して、リードフレーム全体を半点は素子へ 搭載する工程。 (C) リードフレームの外段競を含む不 要の部分を打ち抜き企型により切断除去する工程。

(D) 半導体素子の端子師と、切断されて、半導体素子 へ搭載された内部端子部の先端部とをワイヤボンディン グした後に、樹脂により外部電子部面のみを外部に成出 ュサアを体を封止する工程。(E)前記外部に成出した とを含むことを特徴とする謝腹封止型半導体装置の製造 方法。

(発明の詳細な説明)

[0001]

【産業上の利用分計】本発明は、半導体素子を搭載する 樹脂封止型の半導体装置(ブラスチックパッケージ)に 関し、特に、実装密度を向上させ、且つ、多ピン化に対 応できる半導体装置とその製造方法に関する.

[0002]

【従来の技術】近年、半導体装置は、高臭積化、小型化 技術の進歩と電子機器の高性能化と経戸短小化の傾向 (時歳) から、LSIのASICに代表されるように、 ますます高集慣化、高機能化になってきている。これに 伴い、リードフレームを用いた封止型の半導体装置プラ スチックパッケージにおいても、その開発のトレンド が、SOJ (Small OutlineJ-Lead ed Package) †QFP (Quad Flat P.a.r. kage)のような表面実装型のパッケージを 桂て、TSOP (Tin Small Outline Package)の開発による薄型化を主軸としたパ ッケージの小型化へ、さらにはパッケージ内部の3次元 化によるチップ収納効率向上を目的としたLOC(Le ad On Chip)の構造へと進展してきた。しか し、樹脂封止型半導体装置パッケージには、高集積化、 高機能化とともに、更に一層の多ピン化、薄型化、小型 化が求めらており、上記従来のパッケージにおいてもチ ップ外周部分のリードの引き回しがあるため、バッケー ジの小型化に限界が見えてきた。また、TSOP等の小 型パッケージにおいては、リードの引き回し、ピンピッ

(00031

【発明が解決しようとする課題】上記のように、更なる 樹眉針止型半導体装置の高集積化、高優能化が求められ ており、樹脂対止型半導体装置パッケージの一層の多ピ ン化、母型化、小型化が求められている。本発明は、こ のような状況のもと、半導体装置パッケージサイズにお けるチップの占有率を上げ、半導体装置の小型化に対応 させ、回路基板への実装面積を低減できる、即ち、回路 基板への実装密度を向上させることができる樹脂計止型 士を接続する連結郎と該連結部に対応する位置に設 50 半導体装置を提供しようとするものである。また、同時

に従来のTSOP等の小型パッケージに困難であった更 なる多ピン化を実現しようとするものである。

3

#### [0004]

【謀題を解決するための手段】本発明の樹脂封止型半導 体装置は、半導体素子の第子側の面に、半導体素子の第 于と電気的に結論するための内部端子部と、半導体素子 の端子側の面へ直交して外部へと向く外部回路への接続 のための外部端子部と、前記内部端子部と外部端子部と を運結する接続リード部とを一体とした複数のリード部 つ. 回路基仮写への実装のための半田からなる外部電極 を前記複数の各リードの外部選子部に連結させ、少なく とも前記半田からなる外部電極の一部は樹脂部より外部 に貸出させて設けていることを特面とするものである。 尚、上記において、内部端子部と外部編子部とを一体と した複数のリード部の配列を半導体素子の雑子側面上に 二次元的に配列し、外部電極部を半田ポールにて形成す ることによりBCA(Ball Grid Arra y) タイプの樹脂封止型半導体装置とすることもでき る.

【0005】 そして、上記において、半導体素子の電子 は半導体素子の細子面の一対の辺の結中心部線上にそっ て配置されており、リード部は複数の端子を挟むように 対向し前記一対の辺に沿い設けられていることを特徴と するものである。また、本発明のリードフレームは、樹 牊封止型半導体装置用のリードフレームであって、半導 体系子の端子と電気的に結構するための内部選子部と、 外部回路と接続するための外部落子部と、前紀内部端子 邸と外部城下邸とを連結する接続リード邸とを一体と し、សが邸鏡子部を、接続リード部を介して、リードフ レーム面から直交する一方向側に突出させ、対向し先端 郎同士で連結部を介して接続する一対の内部端子部を復 数 贷けており、且つ、各外部館子部の外側で、接続リー ド部と連結し、一体として全体を保持する外枠部を設け ていることを特徴とするものである。尚、上記リードフ レームにおいて、内部媒子部と外部領子部とそれを連結 する接続リード部とを一体とした組みを複数リードフレ ーム面に二次元的に配列するして形成することによりB CA(Ball Grid Array)タイプの樹脂 針止型半導体装置用のリードフレームとすることもでき (0)

【〇〇〇6】 本発明の謝館封止型半導体装置の製造方法 は、半導体素子の健子側の面に、半導体素子の罐子と電 気的に結算するための内部増予部と、半導体寮子の増予 劇の山へ直交して外部へと向く外部回路への接続のため の外部端子部と、前記内部編子部と外部端子部とを連結 する接続リード部とを一体とした複数のリード部とを、 絶縁抜着材層を介して、囲着して設けており、且つ、回 **格基仮等への実装のための半田からなる外部電腦を前記** 複数の各リードの外部端子部に連結させ、心かく E もお cn

紀半田からなる外部電極の一部は樹脂部より外部に奪出 させて設けている樹脂封止型半導体装置の製造方法であ って、少なくとも、(A)エッチング加工にて、半導体 京子の選子と考気的に結線するための内部端子部と、外 部回路と接続するための外部満子部と、前紀内部端子部 と外部選予部とを運結する接続リード部とを一体とし、 設外部選子部を、接続リード部を介して、リードフレー ム面から直交する一方向側に突出させ、対向し先端部間 とを、絶縁接着材層を介して、固着して設けており、且 10 けており、且つ、各外部端子部の外側で、接続リード部 士で連結邸を介して接続する一封の内部嫁子部を被散設 と連結し、一体として全体を保持する外枠部を設けてい るリードフレームを作数する工程。(B)前にリードフ レームの外部端子部側でない面(裏面)に絶径材を設 け、打ち抜き金型により、対向する内部端子部同士を接 統する運結部と故連結部に対応する位置に設けられた絶 年前こを打ち抜き、リードフレームの打ち抜かれた部分 が半導体素子の端子部にくるようにして、前記接着材を 介して、リードフレーム全体を半導体素子へ搭載するエ 程、(C)リードフレームの外枠部を含む不要の部分を 打ち抜き金型により切断除去する工程、(D)半導体素 20 子の歳子部と、切断されて、半導体素子へ搭載された内 郎囃子部の先续部とをワイヤポンデイングした後に、樹 ねにより外部婦子部面のみそ外部に叙出させ で全体 そ針 止する工程、(E) 前記外部に貫出した外部端子部面に 半田からなる外部電極を作製する工程、とを含むことを 特徴とするものである。

## [0007]

【作用】本発明の樹脂封止型半導体装置は、上記のよう な構成にすることにより、半導体装置パッケージサイズ におけるチップの占有率を上げ、半導体装置の小型化に 30 対応できるものとしている。即ち、半導体装置の回路基 仮への実装面積を低減し、回路基板への実装密度の向上 を可能としている。詳しくは、内部維予部、外部報予部 とを一体とした複数のリード郎を半導体案子面に絶縁接 ≒ 14 声 ビ介して固定し、前記外部線子部に半田からなる 外部電極部を運結させていることより、装置の小型化を 達成している。そして、上紀半田からなる外部電極部 を、半導体素子面に略平行な面で二次元的に配剤するこ とにより、半導体装置の多ピン化を可能としている。 半 田からなる外部電極部を半田ポールとし、二次元的には 外部電極部を配列した場合にはBGAタイプとなり、半 導体装置の多ピン化にも対応できる。また、上記におい て、半導体素子の増子が半導体素子の増子面の一対の辺 の略中心部級上にそって配置され、リード部は複数の端 子を挟むように対向し前記一対の辺に沿い及けられてお り、簡単な構造とし、量産性に適した構造としている。 本兒朝のリードフレームは、上記のような構成にするこ とにより、上記謝庭封止型半導体装置の製造を可能とす るものであるが、過常のリードフレームと同様のエッチ

とができる。本発明の樹閣封止型半導体装置の製造方法 は、上記リードフレームを用いて、リードフレームの外 部落子部側でない面(裏面)に絶及材を設け、打ち抜き 金型により、 対向する内部端子部同士を接続する連結部 と該連結郎に対応する位置に設けられた地線材とを打ち 抜き、リードフレームの打ち抜かれた部分が半週体素子 の端子部にくるようにして、前記接着材を介して、リー ドフレーム全体を半導体集子へ搭載し、リードフレーム の外枠部を含む不要の部分を打ち抜き金型により切断除 去することにより、内部端子と外部端子を一体とした組 10 時に達成できるものである。本実箱倒においては外部電 みを多数半導体装置上に搭載した、本発明の、半導体装 屋の小型化が可能な、且つ、多ピン化が可能な樹脂封止 型半導体装置の作製を可能としている。

#### [0008]

【実施例】 本発明の樹脂封止型半導体装置の実施例を以 下、図にそって説明する。図I(a)は本実施例樹脂封 止型半導体装置の断面板語図であり、図1 (b) は要部 の斜視図である。図1中、100は樹脂封止型半導体装 屋、 1 0 1 は半選体票子、 1 0 2 はリード部、 1 0 2 A リード部、101Aは端子邢(パッド部)、103はワ イヤ、104は絶縁接着材、105は樹脂部、106は 半田 (ベースト) からなる外部電低である。本実施例閣 脂封止型半導体装置は、後述するリードフレームを用い たもので、内部端子部102A、外部端子部102Bを 一体としたL字型のリード部102を多数半導体素子1 0 1上に絶縁接着材104を介して搭載し、且つ、外部 漢子部102B先に半田からなる外部電極を樹脂部10 5 より外部へ突出させて設けた、パッケージ面積が結半 導体装置の面積に相当する樹脂封止型半導体装置であ り、回路基版へ搭載される際には、半田(ベースト)を 溶解、固化して、外部端子部I02Bが外部回路と電気 的に接続される。本実施例樹脂封止型半導体装置は、図 l (b) に示すように、半導体素子 101の端子部 (バ ッド部) 101Aは半導体素子の中心線しはさみ対向し て2周づつ、中心練しに沿って配置されており、リード 3102も、内部歳子郎102Aが肩記歳子郎(パッド 38) に沿った位置に半導体素子101の面の外側に中心 淳を挟み対向するように配置されている。外部端子郎1 **を介して離れて位置し、ほぼ半導体素子の側面までに遠** した位置で半導体系子面に宜交する方向に、接続リード 102CがL字に曲がり、外部鏡子部102Bはその先 すに位置し、 半導体票子の面に平行な面方向で一次元的 : 紀列をしている、即ち、中心練しを挟み2列の外路端 - 部102Bの配列を設けている。そして、各外部端子 3に連結させ、半田(ペースト)からなる外部電艦10 - を制度邸105より外部に貫出させて設けている。

1. 絶縁接着材 1 0 4 としては、1 0 0 u m厚のポリイ

社製) を用いたが、他には、シリコン変成ポリイミド [ TA1715 (住友ペークライト株式会社) や熱硬化型 接着剤HG5200(巴川製紙株式会社株製)等がが学 げられる。上記実施例では、半田ペーストからなる外部 **登極であるが、この部分は半田ポールに代えても良い。** 尚、本実施例樹脂封止型半導体装置は、上記のように、 パッケージ面積が路半導体装置の面積に相当する。面積 的に小型化されたパッケージであるが、厚み方向につい ても、結1、0mm厚以下にすることができ、薄型も同 医部を、半導体素子の端子部(バッド部)に沿い 2 列に 配列したが、半導体素子の端子の位属を二次元的に配置 し、内部溶子部と外部端子部との一体となった組みを復 数、半導体素子の館子面側に二次元的に配列して搭載す ることにより、半導体素子の、一層の多ピン化に十分対 応できる。

【0009】 次いで、本発明のリードフレームの実施例 を挙げ、図にもとづいて説明する。本実施例リードフレ ームは、上記実施例半導体装置に用いられたものであ は内部端子部、1028は外部減子部、102Cは接続 20 る。図2は実施例リードフレームの平面図を示すもの で、図2中、200はリードフレーム、201は内部端 子郎、202は外郎端子部、203は接続リード部、2 0.4は連結部、2.0.5は外枠部である。リードフレーム は42合金(Ni42%のFe合金)からなり、リード フレームの厚さは、内部幾子部のある罹肉部で0.05 mm、外部類子部のある厚肉部で0、2mmである。内 部端子郎の対向する先端部同士を連結する連結郎205 も薄肉(0.05mm厚)に形成されており、後述する 半導体装置を作製する際の打ち抜き金型にて打ち抜きし 30 易い構造となっている。本実稿例では外部端子部202 は九状であるが、これに限定はされない。また、リード フレーム素材として42合金を用いたがこれに限定され ない。解系合金でも良い。

【0010】次に、上記実施例リードフレームの製造方 法を図を用いて簡単に説明する。 図 4 は本実施例リード フレームを製造した工程を示したものである。先ず、4 2 合金 (N i 4 2 %のFe合金) からなる、厚さ 0 . 2 mmのリードフレーム素材300を準備し、板の両面を 脱脂等を行い良く洗浄処理した(図3(a)) 後、リー ○ 2 Bは内部竣子部102Aから接続リード部102C (0 ドフレーム素材300の両面に感光性のレジスト301 を堕布し、乾燥した。 (図3 (b)),

次いで、リードフレーム素材300の両面から所定のパ ターン版を用いてレジストの所定の部分のみに蘇光を行 った後、現像処理し、レジストパターン301Aを形成 した。(図3 (c))

尚レジストとてしは東京応化株式会社製のネガ型紋状レ ジスト(PMERレジスト)を使用した。次いで、レジ ストパターン301Aを耐塩粒性酸として、57°С、 48ポーメの塩化第二鉄水熔紋にて、リードフレーム素 ド系の熱可塑性接着剤HM122C(日立化成株式会 50 材300の商面からスプレイエッチングして、外形形状

の平面図が図2に示されるリードフレームを作製した (図3(d))。図2(b)のは、図2のA1-A2に おける断面図である。この後、レジストを剝膜した後、 **統停処理を施した後、所定の箇所(内部端子部分を含む** 循域)のみに金メッキ処理を行った。(図3(e)) 尚、上記リードフレームの製造工程においては、図2 (b) に示すように、厚肉部と爾肉部を形成するため、 外部端下形成面側からのエッチング(螭蛉)を多く行 い、反対面側からは少なめにエッチング(魔蝕)を行っ た。また、金メッキに代え、娘メッキやパラジウムメッ 10 最の半田が得られれば良い。 キでも良い。上記のリードフレームの製造方法は、1ケ の半導体装置を作裂するために必要なリードフレーム! ケの製造方法であるが、通常は生産性の面から、リード フレーム条材をエッチング加工する線、図2に示すり一 ドフレームを複数個面付けした状態で作製し、上記のエ 程を行う。この場合は、図2に示す外枠部205の一部 に連結する枠器(図示していない)をリードフレームの 外側に設けて面付け状態とする。

【0011】次に、上記のようにして作製されたリード フレームを用いた、本発明の樹脂封止型半導体装置の製 20 型半導体装置の提供を可能としたものである。 造方位の実施例を図にそって説明する。図4は、本実施 | 例樹脂封止型半導体装置の製造工程を示すものである。 図3に示すようにして作製されたリードフレーム400 の外部端子部402形成面(表面)と対向する裏面に、 ポリイミド系熱硬化型の結線接着材(テープ)401 (日立化成株式会社製、HM122C)を、400° C. 6 Kg / m' で 1. 0 秒熱圧着して貼りつけた(図 4 (a))。この状態の平面図を図5に示す。この後打 ち抜き金型405A、405Bにて(図4(b))、対 向する内部瀬子部の先端部を運結する連結部403と、 30 その部分の絶縁接着材(テープ)401とを打ち抜い た。 (図1 (c))

次いで、外枠打ち抜きおよび圧着用金型406A、40 6 Bを用い、外枠部404を含む不要の部分を切り離す (図4 (d)) と同時に、絶縁接着材404を介して半 導体素子407上にリード部408の熱圧着を行った。 (Ø4 (e))

尚、この図4(d)に示す、接続リードと連結してリー ドフレーム全体を支えている外枠部204を含む不要の 駆分を切り難しは、樹脂封止した後に行っても良い。こ 40 の場合には、通常の単層リードフレームを用いたQFP パッケージ等のようにダムパー(図示していない)を設 けると良い。リード部410を半導体来子411へ搭載 した後、ワイヤー414により、半導体業子の菓子(パ ッド)411Aとリード部410の内部縄子410Aと を電気的に結雑した。(図4([))

その後、所定の金型を用い、エポキシ系の樹眉415で リード郎410の外部端子部410Bのみを露出させ て、全体を封止した。 (図4 (g)) ここでは、専用の企型(図示していない) を用いたが

所定の面(外部端子部)を推し樹脂封止できれば、必ず しも金型は必要としない。次いで、舞出されている外部 解子郎410B上に半田ペーストをスクリーン印料によ り煙布し、半田(ペースト)からなる外部電極416を 作製し、本発明の樹脂封入止型半導体装置を作製した。 (⊠4 (h))

尚、半田からなる外部竜極416の作製は、スクリーン 印刷に限定されるものではなく、リフローまたはポッテ イング等でも、回路基版と半導体装置との接続に必要な

## [0012]

【発明の効果】本発明は、上記のように、更なる街間封 止型半導体装置の高集積化、高機能化が求められる状況 のもと、半導体装置パッケージサイズにおけるチップの 占有事を上げ、半導体装置の小型化に対応させ、回路基 板への実装面積を低級できる、即ち、回路基板への実装 **密度を向上させることができる導体装置の提供を可能と** したものであり、同時に従来のTSOP年の小型パッケ ージに困難であった更なる多ピン化を実現した樹脂封止

#### 【図面の簡単な説明】

【図1】実施例の樹脂封入熨半導体装置の概略新面図及 び要部長路図

【図2】 実施例のリードフレームの平面図

【図3】 実施例のリードフレームの気造工程図

【図4】実施例の樹脂封止型半導体装置の製造工程図

【図5】実施例のリードフレームに絶録接着材を貼りつ けた状態の平面図


#### 「毎年の無額」

301

2011

	(付号の説明)	•
)	1 0 0	樹脂對止型半導体装置
	1 0 1	- 半導体素子
	101A	端子郎 (パッド部)
	1 0 2	リード部
	1 0 2 A	内部端子部
	1 0 2 B	外部端子部
	1 0 2 C	技統リード部
	103	ワイヤ
	1 0 4	<b>拾</b> 綠接着材
	105	* 树和鹤
	106	半田(ペースト)からなる外部
	電極	
	2 0 0	リードプレーム
	2 0 1	内部椅子部
	2 0 2	外部端子部
	2 0 3	接続リード部
	2 0 4	連結部
	2 0 5	外枠部
	300	リードフレーム素材

3 0 3 A 3 0 3 B 3 0 4 3 0 5 3 0 6 4 0 0	9 内部端子部 外部編子部 連結部 金メッキ部 外枠部 リードフレーム	4 0 5 A . 4 0 5 B 4 0 6 A . 4 0 6 B 4 1 0 4 1 0 A 4 1 0 B	特開平8-125066 10 打ち抜き金型 外枠打ち抜きおよび圧着用金型 リード部 内部漢字部 外部選子部
4 0 1 4 0 2 4 0 3	絶縁接着材(テープ) 外部端子部 連結部 -	4 1 0 C 4 1 1 4 1 1 A 4 1 5	接続リード部 半導体素子 ワイヤー 樹脂
加子型 (パッド部) 104 102 108 105 105 105 105 105	(図 1   10   MIE対止型半速体変数	(b) 204 z	(図2)  200



# Japanese Patent Laid-Open Publication No. Heisei 8-125066

# [TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame

5 Used Therein, and Fabrication Method for the Resin
Encapsulated Semiconductor Device

## [CLAIMS]

- A resin encapsulated semiconductor device
   comprising:
  - a semiconductor chip;
- a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
  adhesive interposed between the semiconductor chip and the

  leads, each of the leads including integral portions, that
  is, an inner terminal portion adapted to be electrically
  connected to an associated one of terminals of the
  semiconductor chip, an outer terminal portion extending
  outwardly in a direction orthogonal to the terminal-end
  surface of the semiconductor chip and adapted to be
  connected to an external circuit, and a connecting lead
  portion adapted to connect the inner and outer terminal
  portions to each other; and

outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.

# 3. A lead frame comprising:

15

20

25

a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;

each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer

terminal portions and connected to the connecting lead

portions in such a fashion that they form an integral

structure together, thereby protecting the entire portion

of the lead frame.

4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip, and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

# [DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

# 10 [DESCRIPTION OF THE PRIOR ART]

5

15

20

25

Recently, semiconductor devices have been developed have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surfacemounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In the above mentioned conventional packages, however, there limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

25

10

5

# [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

# 10 [MEANS FOR SOLVING THE SUBJECT MATTERS]

5

15

20

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

10

15

20

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

## [FUNCTIONS]

5

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surface of the semiconductor chip. Where the outer electrodes made of solder are formed in the form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device, the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. frame of the present invention makes it possible to the above mentioned resin encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. The method for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

10

15

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions. Thus, a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization of semiconductor devices. In accordance with the present invention, it is also possible to fabricate a resin encapsulated semiconductor device having an increased number of pins.

20

25

15

5

10

## [EMBODIMENTS]

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and 1B. the reference numeral denotes the resin 100 encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin encapsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment fabricated using a lead frame which will be described hereinafter. In this resin encapsulated semiconductor device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. The outer electrode 106 is outwardly protruded from a resin encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

5

10

15

20

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts 5 (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of the semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 10 102A of the lead. Between the inner and outer terminal portions 102A and 102B, a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one 15 of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead portion 102C. The outer terminal portions 102B of the leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip 101. That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of L. solder is connected to the outer terminal portion 102B of

20

each lead and outwardly exposed from the resin encapsulate 105.

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100  $\mu$ m (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

mentioned As above, the resin encapsulated semiconductor device according to the illustrated embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copper-based alloy may be used.

5

10

15

20

25

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

Using the resist patterns 301A as anti-etch was used. films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

20

25

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at 15 one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor device. In terms of productivity, however, the etching process is conducted for lead frame units corresponding to the single lead frame shown in Fig. 2.

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to connect a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above, the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an embodiment of the present invention will described. Fig. 4 illustrates the method fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6  $\mathrm{Kg/m^2}$  for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

5

15

20

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting 10 the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to associated one of terminals of (pads) 411A the semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

# [EFFECTS OF THE INVENTION]

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possible to reduce the area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor device. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.